チップ不足、電力難の次は「詰め込む技術」──半導体学会ECTC 2026が映すAIの新ボトルネック
📌 この記事は公開情報（学会発表の調査レポート・各社の公式発表・報道など）をもとにした情報提供・解説です。数値・固有名詞は執筆時点（2026年7月3日）で確認できた情報にもとづくもので、状況は今後変わり得ます。
AIのボトルネックは、リレーのバトンのように移動しています。最初はGPUというチップそのものの不足でした。次に浮上したのが、データセンターを動かす電力の制約。そして2026年、半導体業界の視線が集まっているのが、その次の壁──チップを一つのパッケージに物理的に詰め込む技術、いわゆる先端パッケージングです。
2026年5月26〜29日、米フロリダ州オーランドで開かれた ECTC 2026（IEEE主催・第76回 Electronic Components and Technology Conference）は、この分野の世界最高峰の学会です。半導体調査会社SemiAnalysis（前回の電力ボトルネックの記事でも登場したダイラン・パテル率いる調査会社）がそのラウンドアップを公開し、冒頭でこう総括しました。トランジスタの微細化が減速するなか、先端パッケージングが性能スケーリングの主軸になった──。
この記事では、①なぜパッケージングが主役になったのか、②ECTC 2026の注目発表4つ（Intelの新技術EMIB-T・HBM4の壁・チップ直接冷却・光インターコネクト）、③関わる企業の地図（日本企業を含む）、の順に整理します。
なぜ「パッケージング」が主役になったの？
パッケージングとは、演算チップ（GPUなど）とメモリ（HBM）を一つの基板の上に並べ、配線でつなぎ、熱を逃がす「組み立て」の技術です。半導体づくりの後半にあたるので後工程とも呼ばれます。長らく「前工程（回路の微細化）こそ花形、後工程は脇役」と見られてきました。
それが逆転しつつあります。理由はシンプルで、微細化のペースが鈍る一方、AIが求める性能は年々跳ね上がっているからです。1個のチップを速くできないなら、複数のチップを限界まで近づけて置き、太い配線で束ね、あたかも巨大な1個のチップのように振る舞わせるしかない。その「近づけて・つないで・冷やす」技術がパッケージングです（半導体づくりの全体像は半導体の基本で解説しています）。
大事なのは、これが「入れ替わり」ではなく積み重なりだということです。チップの供給も電力も引き続き課題のまま、そこにパッケージングが加わった。実際、TSMCの主力パッケージング技術CoWoS（チップとメモリをシリコンの中間基板に載せる2.5D実装）は、AI需要で2年以上も予約で埋まった状態が続いていると報じられています（Tom’s Hardware）。少なくとも一部のAI半導体では、作れるチップの数を組み立ての能力が左右する状況になっているわけです。
ECTC 2026の注目発表①：IntelのEMIB-T──CoWoS一強への挑戦
最大の発表企業はIntelでした。目玉は、同社のパッケージング技術EMIBの次世代版 EMIB-T です。
EMIBは、チップ同士を「橋（ブリッジ）」と呼ばれる小さなシリコン片でつなぐ方式です。EMIB-Tではこの橋にTSV（シリコン貫通電極＝チップを縦に貫く電気の通り道）を追加し、電力を橋の真下から垂直に供給できるようにしました。IntelがECTCで示したデータ（SemiAnalysis報告）によれば、これで直流の電圧降下を68〜80%削減できるとされます。数字が並びますが、ポイントは3つ。①電力を通しやすくなった（上記の電圧降下削減）、②接点を細かくできる（端子間隔45μm→36/35μmで接続密度が約65%向上）、③通信効率が高い（電力効率0.25pJ/bit・ピンあたり32Gb/s超、Tom’s Hardware報道）──要するに「橋」の性能が全方位で底上げされました。
なぜこれが注目されるのか。予約で埋まり続けるTSMCのCoWoSに対する代替候補として関心を集めているからです。EMIB-Tは今年から製造拠点への展開が始まる予定で、IntelのCFOは「先端パッケージングだけで年間数十億ドル規模の商談がまとまりつつある」と述べています。さらに複数の報道では、GoogleがTPU（自社AIチップ）のパッケージングにIntelを起用し、2028年に300万個超を委託するとされ、SemiAnalysisも次世代TPUでの採用が見込まれると分析しています。SK hynixがEMIBとHBMの組み合わせをテスト中との報道もあります（TrendForce）。
📝 念のため：Google・SK hynixの件はいずれも報道・観測の段階で、両社やIntelの公式発表はありません（2026年7月3日時点）。また、SemiAnalysis自身が「EMIB-TはなおCoWoSに複数の点で後れを取る」と指摘しており、キャパシタ統合などではTSMCが先行しています。挑戦者が現れた、というのが正確な現在地です。
注目発表②：HBM4の壁──メモリが「載せられない」問題
次世代の高帯域幅メモリHBM4は、規格上の間口（I/O）が従来の1,024ビットから2,048ビットへ倍増しました（JEDECが2025年4月に標準化）。帯域は増えますが、配線の本数が倍になるということでもあり、パッケージ側の負担は急増します。SemiAnalysisのレポートは、電源レールの追加で配線スペースが圧迫され、信号の混線（クロストーク）管理が一段と難しくなると報告しています。
もっと直感的なのは電力です。レポートが引用したSamsungの分析によれば、HBM4Eの消費電力はHBM3E比で86%増、HBM2と比べると約5.6倍に達する見込みです（HBM4Eは、HBM4をさらに高速化した拡張世代を指します）。
さらに、チップを載せる中間基板（インターポーザー）は円形のウェハーから切り出すため、大型化するAIパッケージでは取れる枚数と大きさに限界が来ています。パッケージ全体が数kW級の電力を消費する時代に、「載せる場所」も「冷やす能力」も設計の限界に近づいている──これがHBM4実装の壁です（HBMを含むメモリ半導体の勢力図はこちらの記事で扱いました）。
注目発表③と④：チップに水路を通す冷却、光でつなぐ配線
壁があれば、突破口の研究も進みます。ECTC 2026では大きく2つの方向が示されました。
直接冷却（direct-to-silicon cooling）は、これまでチップの外側に当てていた冷却板をやめ、シリコンそのものに冷却液を流し込む発想です。TSMCはチップ裏面に微細な柱（マイクロピラー）を直接形成して冷却液を通し、毎分8リットルの流量で5.3kWの発熱を処理できたと発表しました（SemiAnalysis報告）。5.3kWといえばヘアドライヤー4〜5台分の熱。それをチップ1個ぶんの面積から取り除く計算です。Microsoftは実物のGPU（GH200）で検証し、チップと冷却液の間の熱抵抗を51〜60%低減、半年間の運用でも目立った不具合がなかったとECTCで報告しています（同）。Microsoftはこの「マイクロ流体冷却」を2025年9月に公式発表しており、従来の冷却板より最大3倍の除熱性能をうたっています。
光インターコネクトは、チップ間の通信を電気配線から光に置き換える技術です。Marvellはパッケージ基板の中に光回路（PIC）を埋め込む「光ブリッジ」構造で1mm²あたり1.8Tbpsという帯域密度を達成したと発表。スタートアップのLightmatterは、チップの土台そのものを光回路にした「フォトニックインターポーザー」を発表しました。同社が2025年3月に公開した製品Passage M1000は、4,000mm²超の巨大な光の土台で合計114Tbpsの光帯域をうたいます。電気配線はチップの縁からしか出せないという物理的制約を、光は面全体から信号を出し入れすることで回避できます。
関連企業一覧──「後工程シフト」と日本勢の得意領域
ここからは、このテーマに関わる企業を確度で区分して整理します。
① ECTC 2026での発表・公式発表が確認できた企業
| 企業 | 上場 | 発表・取り組み（確認できた事実） |
|---|---|---|
| Intel | INTC（米） | EMIB-Tを発表。今年から製造拠点へ展開予定と報道 |
| TSMC | TSM（米ADR・台湾） | マイクロピラー直接冷却を発表。CoWoSの大型化ロードマップも提示 |
| Microsoft | MSFT（米） | 実機GPUでマイクロ流体冷却を検証・発表 |
| Marvell | MRVL（米） | 光ブリッジ構造（帯域密度1.8Tbps/mm²）を発表 |
| Lightmatter | 未上場 | フォトニックインターポーザーを発表。未上場のため個人が株式を直接買う手段はありません |
| SK hynix | 韓国上場 | HBM4関連の実装技術を発表。日本の証券会社では原則直接売買できません |
| Samsung | 韓国上場 | HBM世代別の電力分析などを発表。同上 |
| Micron | MU（米） | HBM4関連の実装技術を発表 |
② 日本の関連企業（後工程・装置・材料。ECTCの発表主体ではなく、事業内容からの整理）
| 企業 | コード | 後工程との関わり（各社公表・報道ベース） |
|---|---|---|
| ディスコ | 6146 | 【切る・削る】ウェハーの切断・研削装置。チップ薄化は積層実装の前提技術 |
| 芝浦メカトロニクス | 6590 | 【載せる】チップを基板に載せるフリップチップボンダーを供給 |
| TOWA | 6315 | 【固める】封止（モールディング）装置。HBM4の狭ギャップに対応する技術確立を発表（2025年3月・公式IR） |
| イビデン | 4062 | 【基板を作る】パッケージ基板大手。AIサーバー向けに増産投資中と公表 |
| レゾナックHD | 4004 | 【材料を作る】封止材など後工程材料の大手 |
| アドバンテスト | 6857 | 【検査する】半導体テスト装置大手。HBMなどメモリ向けテスト装置を供給 |
⚠️ 上記の一覧は「どんな会社がこのテーマに関係しうるか」という事実の整理であり、特定の銘柄を推奨するものではありません。特に②の日本企業はECTC 2026の発表主体ではなく、事業内容からの間接的な整理です。個別の受注や取引が確認できたものではありません。株価は日々変動するため本記事では扱いません（最新はYahoo!ファイナンスなどでご確認ください）。
一つ、日本に関わる象徴的な出来事にも触れておきます。パッケージ基板の名門・新光電気工業は、官民ファンドJIC（産業革新投資機構）系のTOBが成立し、2025年6月に東証上場廃止（非公開化）となりました。目的として次世代半導体の3次元実装や光電融合技術の強化が掲げられています。前工程（微細化）の主導権争いでは存在感が薄れた日本ですが、後工程の装置・材料・基板は、分野により濃淡はあるものの日本勢のシェアが高い領域が残る分野です。ボトルネックが後工程に移るほど、この領域の産業上の注目度が増す──国までがそう見て動いている、という文脈です。ただし、産業上の注目度と個別企業の収益・株価は別物である点は、繰り返し強調しておきます。
投資家として、どう読む？
強気・慎重の両方の見方を並べておきます。
強気の見方：CoWoSが2年以上予約で埋まるほど、後工程は構造的な供給不足にあります。微細化の減速という物理的な事情が背景なので、一過性のブームでは終わりにくい。パッケージングの工程が増え複雑になるほど、装置・材料・テストの需要が増える可能性があります。
慎重な見方：一方で、今回発表された技術の多くはまだ実証・研究段階です。マイクロ流体冷却は半年間の運用データが出たばかりで、量産ラインに乗る時期は不透明。光インターコネクトも発熱や組み立て精度の課題が残ると報告されています。EMIB-TがCoWoSの牙城を崩すかも未知数で、TSMC自身がCoWoSを大型化・改良し続けていることを忘れてはいけません。そして「後工程が伸びる」というテーマの正しさと、個別企業の株価が報われるかは別問題です。期待はすでに株価にある程度織り込まれている可能性があり、リスクとリターンの関係を確かめる基本が効きます。
フクリの見方
- ボトルネックは解消されるのではなく移動します。チップ→電力→パッケージング、と主戦場が移るたびに「お金が流れる先」も変わる。ニュースを追うときは「いま詰まっているのはどこか」を意識すると、AIチップをめぐる各社の攻防も立体的に見えてきます。
- 今回の主役交代劇で面白いのは、脇役だった後工程が主役になったことです。花形でない分野に技術の蓄積があった日本企業が再評価される構図は、テーマ投資の熱狂とは別に、産業史として興味深いところです。
- とはいえ、テーマが正しくても個別企業への一点張りはリスクが大きい。分散の基本を守りつつ、値動きより「なぜこの技術が必要とされるのか」という理由を理解することを優先したいところです。
まとめ（3行）
- 半導体パッケージング最高峰の学会ECTC 2026で、AIの性能向上の主軸が「回路の微細化」から「パッケージング（後工程）」へ移ったことが鮮明になった。
- IntelのEMIB-T（CoWoS対抗）、HBM4の実装の壁、チップに冷却液を流す直接冷却、光インターコネクトと、「詰め込む・載せる・冷やす・つなぐ」の全方向で技術開発が加速している。
- 後工程は日本の装置・材料メーカーのシェアが高い領域だが、多くの技術はまだ実証段階であり、テーマの成長と個別企業の株価は別問題として冷静に見る必要がある。
情報源
- SemiAnalysis：ECTC 2026 — EMIB-T, HBM4 Challenges, Microfluidic Cooling, Photonic Interconnects
- IEEE ECTC：The 76th Electronic Components and Technology Conference（2026年5月26〜29日・オーランド）
- Tom’s Hardware：Intel’s EMIB-T packaging technology set for fab rollout this year ／ Google reportedly books Intel for packaging more than 3 million TPUs in 2028
- JEDEC：JESD270-4 HBM4 Standard（2025年4月）
- Microsoft：Microfluidics breakthrough goes straight to the silicon（2025年9月）
- Marvell：Co-Packaged Optics Architecture for Custom AI Accelerators（公式発表）
- Lightmatter：Passage M1000 Photonic Superchip（2025年3月・公式発表）
- TrendForce：SK hynix Reportedly Tests Intel EMIB 2.5D Packaging With HBM
- TOWA：次世代HBM4パッケージング技術確立（2025年3月・公式IR）
- 日本経済新聞：JIC、新光電工へのTOBが成立（2025年3月）
本記事は情報提供を目的としたものであり、特定の金融商品の投資勧誘や投資助言を行うものではありません。投資にともなう最終的な判断は、ご自身の責任で行ってください。記載内容の正確性には努めていますが、その完全性・将来の結果を保証するものではありません。
